70나노 D램 공정기술 개발 삼성전자 세계최초

삼성전자는 3일 금속(TiN·티타늄나이트라이드) 전극을 활용한 금속 캐패시터(전도체 사이에 절연체가 끼어있는 구조로 D램의 데이터 저장 역할을 함)를 적용,기존 80나노 공정대비 30%의 생산량 향상 효과가 있는 D램용 70나노 공정기술을 세계 최초로 개발했다고 밝혔다.현재 D램 양산라인에 적용되는 100나노(0.1마이크로) 공정에 비해서는 50%나 생산량이 늘어난다.

지금까지 D램 공정기술에 사용된 실리콘(Si) 캐패시터는 80나노 이하의 미세공정에 적용하면 캐패시터가 옆으로 쓰러지는 현상이 발생했다.



금속 캐패시터 역시 후공정의 고온처리로 인해 누설 전류가 증가하는 단점이 있었지만 유전체인 ‘하프늄옥사이드’(HfO2) 표면에 질화막을 형성,내열성 문제를 해결함으로써 80나노의 벽을 넘을 수 있었다.

류길상기자˝