3차원 집적회로 상용화 기술개발

한·미 공동 연구진

한·미 공동연구진이 반도체 회로를 수직으로 구현하고 이를 여러 층으로 쌓는 3차원 집적회로(3D-IC)의 상용화 기술을 개발했다. 반도체 집적도는 높이면서 양산 비용은 크게 줄일 수 있을 전망이다.

나노종합팹센터와 미국 벤처기업 비상, 스탠퍼드나노팹은 11일 3차원 단일 칩으로 구현된 집적회로를 개발, 기존 CMOS반도체(상보적 금속산화물 반도체) 기술을 대체할 수 있게 됐다고 밝혔다.

반도체 업계는 평면 실리콘기판에 회로를 구성하는 2차원 반도체의 소형화가 한계점에 이르자 그동안 3차원 반도체 기술을 꾸준히 연구해 왔다. 그러나 3차원 반도체 제조기술은 고온 제조공정이 필요하고 반도체 층간에 결함이 발생하는 등의 문제로 인해 상용화에 이르지 못했다.

연구진은 180나노 기술과 8인치 실리콘 반도체 웨이퍼를 이용해 섭씨 400도 이하의 저온공정으로 3차원 집적회로를 구현하는 데 성공했다. 금속배선층을 포함하는 실리콘 반도체 기판 위에 두께가 1㎛(100만분의1m) 미만인 단결정 실리콘층을 형성하고 실리콘층에 고성능 반도체 소자를 형성, 단일칩 3차원 집적회로를 구현한 것. 원천기술 특허를 갖고 있는 비상의 이상윤 대표는 “내년 중반까지 시장 조사를 마치고 상용화에 나설 계획”이라고 말했다.

박건형기자